軟件開發(fā)工程師
崗位職責：
1、根據(jù)總體的硬件設計方案完成軟件程序的設計和編寫；
2、調試軟件程序，并對其運行穩(wěn)定性進行測試；
3、根據(jù)設計需求，編寫上位機程序，設計人機交互界面；
4、根據(jù)客戶以及工程部反饋，改進程序設計，優(yōu)化程序。
任職要求：
1、 熟悉C編程語言，本科及以上，通信、電子、光電、計算機、自動化等相關專業(yè)；
2、 熟練掌握高數(shù)、數(shù)電、模電等基礎知識；
3、 取得CET-4/6。
版圖設計工程師
崗位職責：
1、負責模擬版圖的模塊設計和物理驗證；
2、和團隊協(xié)作完成項目版圖設計工作；
3、獨立完成模塊版圖設計工作。
崗位要求：
1、本科及以上學歷應屆畢業(yè)生，電子、微電子、集成電路方向相關專業(yè)；
2、熟悉使用Virtuoso或Laker、Calibre等版圖設計驗證工具；
3、了解芯片版圖設計和物理驗證基本流程，對版圖常見設計問題有深入了解的興趣；
4、能讀懂Foundry的各項工藝指導文件；
5、良好的專業(yè)英文文獻閱讀和資料搜索能力；
6、能夠按照計劃節(jié)點獨立完成工作，具有目標導向的工作態(tài)度。
數(shù)字IC設計工程師
崗位職責：
1、基于Verilog語言的數(shù)字設計、驗證、綜合、仿真以及靜態(tài)時序分析等;
2、可測性設計，包括掃描鏈插入，測試模式生成等;
3、協(xié)助完成混合信號ASIC設計流程的各種工作，如設計、驗證、綜合、布局、布線、測試、LVS、DRC等。
任職要求：
1、微電子或電子工程類相關專業(yè)研究生或以上學歷，具有扎實的數(shù)字IC設計理論基礎；（優(yōu)秀本科畢業(yè)生擇優(yōu)錄取）；
2、擅長Verilog RTL代碼、驗證和調試;
3、具有EDA工具的實踐經(jīng)驗，如Cadence NC-Sim, Synopsys DC, PT等。
模擬IC設計工程師
崗位職責：
1、負責設計模擬IC，包括但不限于光通信集成電路，如TIA、LA、LDD；
2、負責完成電路的設計、仿真、驗證；
3、協(xié)助版圖工程師完成模擬模塊的版圖設計；
4、協(xié)助測試工程師完成芯片的測試方案；
5、協(xié)助測試工程師參與芯片的測試和問題分析。
崗位要求：
1、研究生及以上學歷，微電子、電子工程、集成電路相關專業(yè)（優(yōu)秀本科畢業(yè)生擇優(yōu)錄取）；
2、具有扎實的模擬電路基礎知識，熟悉基本的器件結構和版圖；
3、熟悉基本模擬模塊，比如Opamp,Oscillator,Bandgap, ADC 和LDO等，并能進行環(huán)路分析；
4、熟悉基本的模擬設計流程和EDA工具；
5、具有良好的問題解決能力和團隊合作精神；
6、認真負責,主動積極,并有良好的組織協(xié)調能力。
