模擬IC設(shè)計(jì)工程師
崗位職責(zé)：
1、負(fù)責(zé)設(shè)計(jì)模擬IC，包括但不限于光通信集成電路，如TIA、LA、LDD；
2、負(fù)責(zé)完成電路的設(shè)計(jì)、仿真、驗(yàn)證；
3、協(xié)助版圖工程師完成模擬模塊的版圖設(shè)計(jì)；
4、協(xié)助測試工程師完成芯片的測試方案；
5、協(xié)助測試工程師參與芯片的測試和問題分析。
崗位要求：
1、研究生及以上學(xué)歷，微電子、電子工程、集成電路相關(guān)專業(yè)（優(yōu)秀本科畢業(yè)生擇優(yōu)錄?。?/span>
2、具有扎實(shí)的模擬電路基礎(chǔ)知識(shí)，熟悉基本的器件結(jié)構(gòu)和版圖；
3、熟悉基本模擬模塊，比如Opamp,Oscillator,Bandgap, ADC 和LDO等，并能進(jìn)行環(huán)路分析；
4、熟悉基本的模擬設(shè)計(jì)流程和EDA工具；
5、具有良好的問題解決能力和團(tuán)隊(duì)合作精神；
6、認(rèn)真負(fù)責(zé),主動(dòng)積極,并有良好的組織協(xié)調(diào)能力。
軟件開發(fā)工程師
崗位職責(zé)：
1、根據(jù)總體的硬件設(shè)計(jì)方案完成軟件程序的設(shè)計(jì)和編寫；
2、調(diào)試軟件程序，并對(duì)其運(yùn)行穩(wěn)定性進(jìn)行測試；
3、根據(jù)設(shè)計(jì)需求，編寫上位機(jī)程序，設(shè)計(jì)人機(jī)交互界面；
4、根據(jù)客戶以及工程部反饋，改進(jìn)程序設(shè)計(jì)，優(yōu)化程序。
任職要求：
1、 熟悉C編程語言，本科及以上，通信、電子、光電、計(jì)算機(jī)、自動(dòng)化等相關(guān)專業(yè)；
2、 熟練掌握高數(shù)、數(shù)電、模電等基礎(chǔ)知識(shí)；
3、 取得CET-4/6。
版圖設(shè)計(jì)工程師
崗位職責(zé)：
1、負(fù)責(zé)模擬版圖的模塊設(shè)計(jì)和物理驗(yàn)證；
2、和團(tuán)隊(duì)協(xié)作完成項(xiàng)目版圖設(shè)計(jì)工作；
3、獨(dú)立完成模塊版圖設(shè)計(jì)工作。
崗位要求：
1、本科及以上學(xué)歷應(yīng)屆畢業(yè)生，電子、微電子、集成電路方向相關(guān)專業(yè)；
2、熟悉使用Virtuoso或Laker、Calibre等版圖設(shè)計(jì)驗(yàn)證工具；
3、了解芯片版圖設(shè)計(jì)和物理驗(yàn)證基本流程，對(duì)版圖常見設(shè)計(jì)問題有深入了解的興趣；
4、能讀懂Foundry的各項(xiàng)工藝指導(dǎo)文件；
5、良好的專業(yè)英文文獻(xiàn)閱讀和資料搜索能力；
6、能夠按照計(jì)劃節(jié)點(diǎn)獨(dú)立完成工作，具有目標(biāo)導(dǎo)向的工作態(tài)度。
數(shù)字IC設(shè)計(jì)工程師
崗位職責(zé)：
1、基于Verilog語言的數(shù)字設(shè)計(jì)、驗(yàn)證、綜合、仿真以及靜態(tài)時(shí)序分析等;
2、可測性設(shè)計(jì)，包括掃描鏈插入，測試模式生成等;
3、協(xié)助完成混合信號(hào)ASIC設(shè)計(jì)流程的各種工作，如設(shè)計(jì)、驗(yàn)證、綜合、布局、布線、測試、LVS、DRC等。
任職要求：
1、微電子或電子工程類相關(guān)專業(yè)研究生或以上學(xué)歷，具有扎實(shí)的數(shù)字IC設(shè)計(jì)理論基礎(chǔ)；（優(yōu)秀本科畢業(yè)生擇優(yōu)錄?。?；
2、擅長Verilog RTL代碼、驗(yàn)證和調(diào)試;
3、具有EDA工具的實(shí)踐經(jīng)驗(yàn)，如Cadence NC-Sim, Synopsys DC, PT等。
